PATENT ABSTRACTS OF JAPAN

(11)Publication number:

10-173222

(43)Date of publication of application: 26.06.1998

(51)Int.CI.

H01L 33/00

(21)Application number: 08-326334

(71)Applicant: ROHM CO LTD

(22) Date of filing:

06.12.1996


(72)Inventor: SONOBE MASAYUKI

NAKADA SHUNJI

SHAKUDA YUKIO TSUTSUI TAKESHI ITO NORIKAZU

(54) MANUFACTURE OF SEMICONDUCTOR LIGHT EMITTING ELEMENT (57)Abstract:

PROBLEM TO BE SOLVED: To reduce the forward voltage of a semiconductor light emitting element by sufficiently activating a p-type layer composed of a gallium nitride- based compound semiconductor by annealing a transparent conductive film after the film is formed on the surface side of the p-type layer after a semiconductor layer is laminated upon the p-type layer. SOLUTION: Since a transparent conductive film, such as an ITO film 7b, etc., is provided on the surface side of a semiconductor layer, the ITO film 7 works as a protective film which prevents the evaporation of Ga, etc. On the other hand, when the ITO film 7b is formed on the surface of the semiconductor layer, etc., the ITO film 7b does not become a perfect oxide film, but is colored, and has such a property that the film 7b is combined with oxygen in the atmosphere and becomes a transparent perfect oxide film during heat treatment. Therefore, the film 7 is combined with O, etc., which is combined with the Mg-dopant in the semiconductor layer



and sufficiently contributes to the activation of a p-type layer on which the ITO film 7 is provided when the p-type layer 5 is annealed. Therefore, a semiconductor light emitting element having a low forward voltage can be obtained.

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-173222

(43)公開日 平成10年(1998)6月26日

(51) Int.Cl.⁶

識別記号

FΙ

H01L 33/00

H01L 33/00

С

審査請求 未請求 請求項の数3 OL (全 4 頁)


(21)出願番号	特願平8-326334	(71)出顧人 000116024
		ローム株式会社
(22) 出願日	平成8年(1996)12月6日	京都府京都市右京区西院灣崎町21番地
		(72)発明者 関部 雅之
		京都市右京区西院溝崎町21番地 ローム株
		式会社内
		(72)発明者 中田 俊次
	•	京都市右京区西院溝崎町21番地 ローム株
		式会社内
		(72)発明者 尺田 幸男
		京都市右京区西院溝崎町21番地 ローム株
		式会社内
		(74)代理人 弁理士 河村 洌
		最終頁に続く

(54) 【発明の名称】 半導体発光素子の製法

(57)【要約】

【課題】 チッ化ガリウム系化合物半導体からなるp形層の活性化を充分に行うことができ、順方向電圧を下げることができる半導体発光素子の製法を提供する。

【解決手段】 基板 1 上にチッ化ガリウム系化合物半導体からなる n 形層 3 および p 形層 5 を含む半導体層を積層し、前記 p 形層の活性化のためのアニール処理を行う半導体発光素子の製法であって、前記半導体層を積層した後の p 形層の表面側に 1 TO膜 7 b を成膜した後に前記アニール処理を行う。



1 基板 7 拡散メタル層 3 n 形層 7 a メタル層 4 活性層 7 b ITO膜 5 p形層 8 p側電極 9 . n側電極

【特許請求の範囲】

【請求項1】 基板上にチッ化ガリウム系化合物半導体 からなるn形層およびp形層を含む半導体層を積層し、 前記p形層の活性化のためのアニール処理を行う半導体 発光素子の製法であって、前記半導体層を積層した後の p形層の表面側に透明導電膜を成膜した後に前記アニー ル処理を行うことを特徴とする半導体発光素子の製法。

【請求項2】 前記透明導電膜の表面にさらにシリコン 酸化チッ化膜を設けた後に前記アニール処理を行う請求 項1記載の半導体発光素子の製法。

【請求項3】 前記透明導電膜を設ける前に前記p形層 の表面にNiおよびAuを含むメタル層を設ける請求項 1または2記載の半導体発光素子の製法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は基板上に、チッ化ガ リウム系化合物半導体が積層される青色系(紫外から黄 色)の光を発生する半導体発光素子の製法に関する。さ らに詳しくは、p形層のアニール処理を効果的に行う半 導体発光素子の製法に関する。

[0002]

【従来の技術】従来、青色系の光を発光する半導体発光 素子は、たとえば図2に示されるような構造になってい る。すなわち、サファイア基板21上にたとえばGaN からなる低温バッファ層22と、高温でn形のGaNが エピタキシャル成長されたn形層(クラッド層)23 と、バンドギャップエネルギーがクラッド層のそれより も小さく発光波長を定める材料、たとえばInGaN系 (In とGaの比率が種々変わり得ることを意味する、 以下同じ) 化合物半導体層からなる活性層(発光層)2 4と、p形のGaNからなるp形層(クラッド層)25 とからなり、その表面に p側(上部)電極28が設けら れ、積層された半導体層の一部がエッチングされて露出 した n 形層 23 の表面に n 側 (下部) 電極 29 が設けら れることにより形成されている。なお、 n 形層23 およ びp形層25はキャリアの閉じ込め効果を向上させるた め、活性層23側にAIGaN系 (AIとGaの比率が 種々変わり得ることを意味する、以下同じ)化合物半導 体層が用いられることが多い。

【0003】この構造で、p形層5はMgがドーパント としてドーピングされているが、Mgがチッ化ガリウム 系化合物半導体層にドービングされる際に〇(酸素原 子) またはH(水素原子)と結合しやすく、MgがOや Hと結合していると、ドーパントとしての作用をせず、 直列抵抗が大きくなる。そのため、半導体層を積層した 後に、400~800℃程度で15~30分程度のアニ ール処理を行っている。このアニール処理を行う際に、 半導体層からGaなどの他の元素が蒸発しないように、 また周囲の雰囲気からの酸素を吸収しないように、Si O, やSiN, (チッ化ケイ素) のような保護膜を設け 50 【0010】

て行われている。

[0004]

【発明が解決しようとする課題】前述のように、アニー ル時に半導体層の表面にSiO、やSiN、などの保護 膜を設けて行っているため、Gaなどの蒸発を防止する ことができるが、半導体層中のOなども蒸発し難く、M gとOなどとの結合を完全に切り離して、Oなどを蒸発 分離させることができない。したがって、p形層の活性 化を充分に行うことができず、p形層の抵抗を充分に下 10 げることができないという問題がある。

2

【0005】本発明はこのような状況に鑑みてなされた もので、チッ化ガリウム系化合物半導体からなるp形層 の活性化を充分に行うことができ、順方向電圧を下げる ことができる半導体発光素子の製法を提供することを目 的とする。

[0006]

【課題を解決するための手段】本発明による半導体発光 素子は、基板上にチッ化ガリウム系化合物半導体からな るn形層およびp形層を含む半導体層を積層し、前記p 20 形層の活性化のためのアニール処理を行う半導体発光素 子の製法であって、前記半導体層を積層した後のp形層 の表面側に透明導電膜を成膜した後に前記アニール処理 を行うことを特徴とする。この透明導電膜を設けること により、半導体層中のGaなどの他の元素の蒸発を防止 すると共に、透明導電膜は成膜時には完全な酸化物にな っていないため、Mgと結合したOが分離して透明導電 膜中の成分と化合しやすい。したがって、p形層中のM g-Oなどの結合が完全に分離されてドーパント化し、 その活性化が充分に行われる。

30 【0007】ととにチッ化ガリウム系化合物半導体と は、III 族元素のGaとV族元素のNとの化合物または III 族元素のGaの一部がAl、Inなどの他のIII 族 元素と置換したものおよび/またはV族元素のNの一部 がP、Asなどの他のV族元素と置換した化合物からな る半導体をいう。また、透明導電膜とはITO、酸化ス ズ、酸化インジウムなどの導電性があり、充分酸化した 状態で透明な材料からなる膜をいう。

【0008】前記透明導電膜の表面にさらにシリコン酸 化チッ化膜を設けた後に前記アニール処理を行うこと が、透明導電膜が雰囲気ガス中の〇などを吸収しやすい のを防止できるため、半導体層中のMgと結合したOな どを分離しやすくなり好ましい。ことにシリコン酸化チ ッ化膜とは、SiO, 、SiN, 、SiO, N, などの Siと〇および/またはNとが化合した絶縁膜をいう。 【0009】前記透明導電膜を設ける前に前記p形層の 表面にNi およびAuを含むメタル層を設けておくこと により、p形の半導体層とのオーミックコンタクトを取 りやすく、透明導電膜をそのまま残して拡散メタル層と して使用する場合にその効果が大きくなる。

【発明の実施の形態】つぎに、図面を参照しながら本発 明の半導体発光素子の製法について説明をする。図1に は、青色発光に適したチッ化ガリウム系化合物半導体層 がサファイア基板上に積層される本発明の方法の一実施 形態により製造される半導体発光素子の断面説明図が示 されている。

3

【0011】本発明の半導体発光素子の製法は、図1に 示されるように、たとえばサファイア(AI、O、単結 晶)などからなる基板1の表面にGaNからなる低温バ ッファ層2、n形のGaNからなるn形層3、活性層 4、p形のAlGaN系化合物半導体層5aおよびGa N層5bからなるp形層5を順次積層して半導体積層部 を形成する。そして、電流拡散用のメタル層7 a を形成 し、さらにその上に I TO膜7 b などの透明導電膜およ び図示しないチッ化ケイ素膜(SiNx)などのシリコ ン酸化チッ化膜を形成した後に、p形層5の活性化のた めのアニール処理をすることに特徴がある。その後、S iN、の一部を除去してITO膜7b上に上部電極(p 側電極) 8を形成している。また、積層された半導体層 の一部を除去して露出した n 形層 3 に下部電極 (n 側電 20 極) 9を形成している。ここで、ITO膜7 bは、アニ ール時の保護膜として作用すると共に、メタル層7aと 共に電流拡散用の拡散メタル層7を構成している。

【0012】基板1上に積層される半導体層は、たとえ ぱGaNからなる低温バッファ層2が0.01~0.2 μ m程度堆積され、ついでクラッド層となるn形層3が1 ~5 μm程度堆積され、さらに、バンドギャップエネル ギーがクラッド層のそれよりも小さくなる材料、たとえ ぱInGaN系化合物半導体からなる活性層4が0.0 5~0.3μm程度、p形のAlGaN系化合物半導体 層5aおよびGaN層5bからなるp形層(クラッド 層) 5が0.2~1μm程度、それぞれ順次積層される ことにより構成されている。なお、p形層5はA 1 G a N系化合物半導体層5aとGaN層5bとの複層になっ ているが、キャリアの閉じ込め効果の点からAlを含む 層が設けられることが好ましいためで、GaN層だけで もよい。また、n形層3にもA1GaN系化合物半導体 層を設けて複層にしてもよく、またこれらを他のチッ化 ガリウム系化合物半導体層で形成することもできる。さ らに、この例では、n 形層とp 形層とで活性層が挟持さ れたダブルヘテロ接合構造であるが、n形層とp形層と が直接接合する p n 接合構造のものでもよい。

【0013】つぎに、本発明の半導体発光素子の製法に ついて、具体例によりさらに詳細に説明をする。

【0014】有機金属化学気相成長法(MOCVD法) により、キャリアガスのH、と共にトリメチリガリウム (TMG)、アンモニア(NH、)などの反応ガスおよ びn形にする場合のドーパントガスとしてのSiH、な どを供給して、たとえばサファイアからなる基板 1上に 400~600℃程度の低温で、GaN層からなる低温 50 にさらにSiN,などの保護膜が設けられることが、半

バッファ層2を0.01~0.2μm程度、同じ組成でn 形のn形層(クラッド層)3を1~5 µm程度結晶成長 する。さらにドーパントガスを止めて、反応ガスとして トリメチルインジウム(以下、TMInという)を追加 し、 In Ga N系化合物半導体からなる活性層4を0. 05~0.3μm程度成膜する。

【0015】ついで、反応ガスのTMInをトリメチル アルミニウム(以下、TMAという)に変更し、ドーバ ントガスとしてシクロペンタジエニルマグネシウム (C 10 p₂Mg)を導入して、p形のAlGaN系化合物半導 体層5aを0.1~0.5 µm程度、さらに再度反応ガス のTMAを止めてp形のGaN層5bを0.1~0.5 μ m程度それぞれ積層し、p形層5を形成する。

【0016】その後、たとえばNiおよびAuをそれぞ れ2~50nm程度蒸着してシンターすることにより薄 くて透明なメタル層7aを10~50nm程度形成し、 その表面に I T O 膜 7 b を 0.1 ~ 0.2 μ m 程度成膜す る。その表面にさらにSiN、などの保護膜(図示せ ず)を設けてp形ドーパントの活性化のため、400~ 800℃程度で15~30分程度のアニールを行う。

【0017】ついで、下部電極を形成するためn形層3 が露出するように、積層された半導体層の一部を塩素ガ スなどによる反応性イオンエッチングによりエッチング をする。この露出したn形層3の表面にn側電極金属の TiおよびAlをそれぞれ0.1μm程度と0.3μm程 度づつ真空蒸着などにより成膜することにより、下部電 極9を形成する。さらにp側電極のために図示しないS iN、などの保護膜の一部を除去してITO膜7b上に TiとAuをそれぞれ真空蒸着することにより、上部電 30 極8を形成する。その結果、図1に示される半導体発光 素子が得られる。

【0018】本発明によれば、アニール時の半導体層の 表面側にITO膜などの透明導電膜が設けられているた め、半導体層のGaなどの蒸発を防止する保護膜として の作用を充分に果たす。一方、ITO膜は、半導体層な どの表面に成膜された際は、完全な酸化膜にはなってお らず、着色しており、熱処理中に雰囲気の酸素と化合し て完全な酸化膜となり透明になる性質を有している。そ のため、ITO膜が設けられてp形層のアニール処理が 行われるときに半導体層中のドーパントMgと結合して いる〇などと化合してp形層の活性化に充分に寄与す る。その結果、p形層の抵抗が低下し、順方向電圧の低 い半導体発光素子が得られる。

【0019】以上ように、ITO膜がアニール時の半導 体層の保護膜として作用するが、このITO膜の表面に さらに SiN_{\star} などの保護膜が設けられることにより、 熱処理時にITO膜が雰囲気のO原子と化合するのを防 止することができるため、半導体層中の〇原子と一層化 合しやすい。そのため、前述のように、ITO膜の表面

(4)

導体層の活性化を効率よく行うのにとくに効果があり、 好ましい。

【0020】さらに、ITO膜は導電性で、充分に酸化すれば透明になるため、そのまま最後まで残すことにより、電流を半導体層の全面に拡げる拡散メタル層の役割を果たすことができる。しかし、ITO膜と半導体層とのオーミックコンタクト特性はそれ程よくないため、拡散メタル層としてそのまま使用するためには、ITO膜を設ける前に半導体層の表面にIn粉末を粒状に設けたり、Ni/Au、または前述のようにIn/Ni/Au 10の薄い合金膜を設け、その上にITO膜を設けることにより、合金膜などと半導体層との接触がオーミック接触となり、ITO膜はInや合金膜などと良好な電気接触が得られるため好ましい。このとき、合金薄膜層とITO膜とが拡散メタル層として作用する。

【0021】なお、前述の例では透明導電膜としてIT Oを用いたが、酸化スズ、酸化インジウムでも同様の性質を有し、同じように用いられる。さらに保護膜としては SiN_x 以外の SiO_x や SiO_x N_x などのシリコン酸化チッ化膜を用いることもできる。

[0022]

【発明の効果】本発明によれば、ITO膜を保護膜とし*

* て p 形層の活性化を行っているため、 p 形層の活性化が 充分に行われ、抵抗値を充分に低下させることができ る。その結果、順方向電圧を下げることができ、バンド ギャップエネルギーが大きいチッ化ガリウム系化合物半 導体を使用する半導体発光素子においてもその駆動電圧 を低下させることができる。

【図面の簡単な説明】


【図1】本発明の半導体発光素子の一実施形態の断面説 明図である。

10 【図2】従来の半導体発光素子の一例の斜視説明図である。

【符号の説明】


- 1 基板
- 3 n 形層
- 4 活性層
- 5 p形層
- 7 拡散メタル層
- 7a メタル層
- 7b ITO膜
- 20 8 p側電極
 - 9 n側電極

【図1】



- 1 基板 7 拡散メタル層
- 3 n 形局 7 a メタル層
- 4 活作局 7 b I T O B
 - p形層 8 p側電極 9 n側電極

【図2】



フロントページの続き

(72) 発明者 筒井 毅

京都市右京区西院溝崎町21番地 ローム株 式会社内 (72)発明者 伊藤 範和

京都市右京区西院溝崎町21番地 ローム株 式会社内